

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant(s): AKAMATSU et al.

Atty. Dkt.: 01-065-DIV

Serial No.: 10/657,081

Group Art Unit: 2811

Filed: September 9, 2003

Examiner: VU, HUNG K

Title: ELECTRICAL WIRING OF

SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING SEMICONDUCTOR

DEVICE

Commissioner for Patents and Trademarks U.S. Patent and Trademark Office 220 20th Street, South Customer Window, Mail Stop Amendment Crystal Plaza Two, Lobby, Room 1B03 Arlington, VA 22202

DECLARATION UNDER 37 C.F.R §1.131

Sir:

In compliance with 37 C.F.R. §1.131, the purpose of this Declaration is to establish completion of the claimed invention of the above-referenced patent application (hereinafter "the Subject Application") in Japan, a WTO (World Trade Organization) member country, prior to June 28, 1999, the effective date under 35 U.S.C. §102(e), of U.S. Patent No. 6,099,701 (hereinafter "the '701 Patent"). The '701 Patent was cited by the Examiner in an Office Action dated August 25, 2004 for the Subject Application.

Serial No. 10/657,081 Rule 131 Declaration

`\

We, the undersigned, do hereby depose and say:

- 1. That we are the named inventors for the claimed subject matter of the Subject
 Application, and that each of us is currently employed by Denso, Inc., (hereinafter "Denso") the
 Assignee of the Subject Application.
- 2. That prior to the effective date of the '701 Patent, we had conceived of and conceptualized the method of manufacturing electrical wiring of a semiconductor device disclosed and claimed in the Subject Application.
- 3. That the attached copy of Denso engineering records (attached as Exhibit A to this Declaration), which we attest bears a date prior to June 28, 1999, the effective date of the '701 Patent, is known to us to be a true copy which, based on information and belief, evidences such conception prior to the above-noted effective date of the '701 Patent. Translated portions of the engineering records relating to the claimed subject matter of the present invention are attached as Exhibit B.

2

Serial No. 10/657,081 Rule 131 Declaration

4. We hereby declare that all statements made herein of our own knowledge are true and that all statements made on information and belief are believed to be true; and further that these statements were with the knowledge that willful false statements and the like so made are punishable by fine or imprisonment, or both, under Section 1001 of Title 18 of the United States Code and that such willful false statements may jeopardize the validity of the Subject Application or any patent which issues thereon.

Hazuo.	Akanastu
•	

Dated: October 18, 2004

Kazuo Akamatsu

Engineer, DENSO CORPORATION

zoslitiko Isobe

Dated: October 21, 2004

Yoshihiko Isobe

Engineer, DENSO CORPORATION

<u> Kiroyuki Yamane</u> Hiroyuki Yamane

Engineer, DENSO CORPORATION

Dated: October 18, 2004

· 特	新产出腺 · 公開技		甲請票/譲-ルペンで記入して		上晋 海	h 53886	
T 1	O 1 O 矢口自つ貝オが ひ 内は申請部にて記入下さい。	奎音B (特許專任	者以作用(年月日)	承	認検	野 作 成 (発明者)	本受付日 99.63
原価部		大型 (大型 大型 大型 大型 大型 大型 大型 大型 大型 大型	The second secon	99		上 赤 99, 2.10	受付印
'発明の		san I; ae o m allumente ma		RAY	放弃法	想人松	99, 2, 18
譲受人	THE CONTRACTOR OF STREET, SALES OF STREET, SALES AND ASSESSED ASSESSED.	and the second second	丁目1番地	PARTY. JAG	式会社	- Charles and the second control of the seco	類如的財産室
原稿作成者	発明者氏名:英字 Ex)Denso Tai 発明者氏名:漢字 例)電装 太郎	小 所 属	TEL(外線) TEL(内線) メール	印鑑	署名年月日 職 番	発明者の現例) 愛知県春日井市高 (電子メール: komamura®	住所 (社内電子メール) 5森台2丁目15番地の8 ipd denso, co. jp)
成者 上,	Akamatsu Kuzuo	有类 "	0514 57-7456 557 ^{[8} 63 13	赤松	99年1月2日	^{現住所:} 爱知県岡崎市 須	箱熊町 5-81-6
	准役和太	The state of the s	7570	(4)	0971175	(電子メール: akamats	in Oic705, denso.cg.
譲	Isobe Yoshihiko 磁部良彦	南路 郡	0564- 56- 7456 557 - 6315		99年1月26日	現住所: 一後加県 豊田市	ででは、1372-/ ユニーフ、ル要用は ∞/
	741.4		₹ 7500 0564-56-7456	الرات ا	1096016	(電子メール: ¦sobeの 現住所:	ice denso.co.jp)
渡	Yamane Hiroyuki	山家。	557- 6361	A Sa	9年2月10日	爱知是安城市生	七山鸡州潭台33-5
IIX	山根宏幸	南発 (₹ 1500	250	0295934	/ delivering	Dice. denso. co.jp
		部			年 月 日	現住所:	
人		課	₹		-	(電子メール:)
		部			年 月 日	現住所:	
		課	-			(電子メール:)
•	· · · · · · · · · · · · · · · · · · ·	部			年月日	現住所:	
		課	- -			(電子メール:	.)
本	発明に関し日本及	るび諸外	国で特許	を受し	ける権利	」を貴社に譲	度致します
	申請発明に関連部署がある場合は						
2. 4	時代の 時代 時代 時代 日本 日本 日本 日本 日本 日本 日本 日本 日本 日本	います。 記載して下さい	\				部 課]
	1. 解決すべき問題を発見 解 2. 複数人での検討に参加した 3. 他人の指示 助官に基づき	が、具体化に	おびつくアイデアは驚	観しなか	イデアは着想でき	きなかった。	
4. ¥ 5. 多	共願の場合、共願先の発明者につ 設研以外の共願の場合は押印不要 終明者氏名の中にJIS規格外の 時前検討会の情報を下記下さい。	です。別途譲渡	[証書を作成します。	一 総研	Fとの共願の場合	からずは理問で	इ.च.
		検討結果 □ 保留	□公開技報		部担当者	申請部整理No	
<u> </u>	事前検討済(用紙添付)	国内出願の	Dみ □ 外国出願男	ë		事前検討日 	
知財部	随信欄 その他特記事項記入欄						

重要性判定票

内は外国申請時に記載下さり

重	414		1	Ŧ	価	項	目	-		뇍	半川掛印寺			チェ	ック	柳(申請部語	製)	
(申請	部		D	<u></u>	夢の	太き	Z CONTRACT	1.0	0 / =		出願申請時		< /}\				V	→ 7	-
	長)	큠	他在を円/年	以上	であれば	大1億円	年間平均でノ年未満で	あれ	ば小	Ì	外国期間	不明	4 J					-> 7	٠
• 7 種 価項目	それ	場	2		と上ビジ	なるの	大きる得るか判断	<u>z</u>			出願申請時	不明		in Committee and the Committee	\checkmark			→ 7	۲
ぞれに 該当す	ると	性	藍	産予 た	[上]	_台/年	年~		年)		外国期制制	不明	<,/j					> 7	
思われ	.レ点	新規	3	技	がテ	一マ	の発行し発明が判断	ح ح	₹	1	出願申請時	既知			\vee		******************	→ ‡	規
を付し	7	産	五日 に				36.21% Tami				外国申請時	既知	<					→ ‡	規
• 7種 価項目	の評を終	技	金	回るの生活の生活	壁の		さ、性能に下	せず	にで	3	出願申請時	容易				\vee			B難
合的にし、重	判断	衙	きるか	判断							外国申請時	容易							
を決定下さい	して	僵	(S)	交力。性質	果の も 小型	大き	で従来例よ	ع را	の程	2	出願申請時	小					 -√	→ 7	
・外国	要の		度優れ	ている	か判断					4	外国申請時						1	プラ ノ -	
実件は申請時	州	賽	10年	以内心	こ当社 ai	可有包 nd/or 他	了生 社で継続的	に商	業実	2	出願申請時	不明	<!--}</del-->-					今っ ララ	
本出館	後5 月後	性			性を判					-	外国申請時 出願申請時	周辺				1/			
に最終してい	ただし	基本性	基本発	明か問	別発明	か判断	づけ				外国申請時							_	
きます	•	土							Τ	HIHE			1		2		3	4	5
州計	願(出	雕	3) /国	内出	1/公開	娥の判	断		判断	_	出願申請時						V		\sqcap
重要	度に応	いじ出席	1回を決	定しる		点を付し	てください		断時	f	外国申請時								
出願	国が伴	明して	c viux	下欄!	こレ点を	付してく	たさい。	۱ ۲		(1111)11			\ BBH++#1		h		MED 1	~4	5~
出願	時一夕	国時	出願国	긕 .	出願時	外国時		$\left\{ \right. \right\}$	\vdash		山阪中語中	3	公開技報		りのみ		外国 1 V	~4	3~
L V			アメリ	┤.			韓、国ブラジル	$\left \cdot \right $	判断時	F 1000	出願申請時 外国申請時								
\vdash			ドイツフラン	-1:			メキシコ	11	-			コンカくの	5線の対応。		の理由	,		7	<u> </u>
-	フランス メキシコ 出頭 オギリス スカェデン 時							=-10 11	(role branch 1 to 0	,(0.0-01			開	<u> 111</u> g. 2.	18				
			イタリ	-			オーストラリア	11	外国	_	重要度と出願	回とかり	無線の対応。	とは異なる場合の	の理由	申請部課	門人	祖	ブ
			スペイ	<u>기</u>			台湾	11	申	3						畏	쇠		
			カナタ	7			タイ		請時		出願申請時とグ	州国甲語	育りする (子生	所を変更した場合	500理田		野		
			中国	3															
	7=4	~==	Cult		-f-===	n+\	-	_	٦			4	関連調査	支術	重要度(の案件で	調整起調查票	果)「 無添付(3 」 り ひもの	ルは
特品	亡事	坦	出	即	中前	哼)	公開技報の	場合	は、	0	②のみ記載			た行文献を添付	IPICS	調査を	行いま	<i>f</i> .	
1	₹	月の	於	当 [」 実施 車両	決定(開発コ <i>ー</i>	下年		月	} ≝	当社ラインオフ)		して下		【調查範				
	こに	こあるの	段階が	レロ	7 試作	確認済	(年年				□ 充分 調査内	な調査済	調査分				-
	点を記	付して	関連情	報	試作	的調香梅	割済み	٦	<u>年</u>	_	<u>华</u> 月)			容 寸調査票参照 聞記載	調査年		nu_件版6		-
		^		- -		デア段階							以 調査 追加調	不 充分	1. 特申			_	
2		頂金		<u>.</u> [/」 なし 」 あり 手持きや	会社名 当会社	□ 当狂) 			· 要 不要	2"				2
	本案の発明者が相手 会社にもいる場合の み共願となります。 該当する□にレ点を 付して下さい。				<u>t</u>		, , , , , , , , , , , , , , , , , , , 	(5)	国内				Ø						
						_# ¥ #	違を記入)			先権を主張でき の有無、その特	1.		_						
3	华安东	急出	原頁	+	出願宗	 了厳守日		年					申No.	及び併合のポイ 記載下さい。	2.				_
	具体	めに理	里由を記	載	理由			. ·		_ ·		6		テーマ				登録	熱生
	例)	下さい 社外 ライ:	後 時 ノオフ時					•					登録案 記入(件の場合 コードを 知財部)	3-4: X	~		H	案件 YES NO
							. [7]	001.1	uto.	L-1	Edular I	7		4+=++1 4	n	, ,	TASE .	(全里	管)
調整	いた。	果	(知財部 異と略	記入	مو	□ 斯		删	職 -	1		M M		特性 1		4 5	The second	1 - 1	2
は調	整後σ)最終	即で共 語果を記 には調査	入 し		PIC調整	::[] 済		要	(t)	一種 型	41	到門	重要 1 (D	4 5	99.	滿	7

(※印箇所は知財部記入)	(% 00 m \$ 7 00 1	22 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	in a second seco	1991 多数			
※発行日	128-1-201-2-1-2-1-2-1-2-10	1 (#119) 1 (#119) 1 (#119)	・私はこの出願明細書及び添付された図面に 記載されている発明を読み理解しました。 ・特許専任者、知財部員が発明日を証明する	※社内分類 一			
※整理番号		都是是如果用自己	・ 行計号は名、	※国際分類			
Allinous 中国人本的基	道/	拉侧数	科放射法,	知財部担当者印			
※名称変更の場合							
発明者氏名	所属	TEL/メール	※知財部配入欄				
A Kamatsu Kazuo	而3機器	056# 56-745b					
赤松和夫	南癸 III	557-1313 = 7500					
(発明のポイント及び具体的用途) 🖁:	何をどのよう具体的用途が	うにしたことが新しい が複数あるときは全て 	へのか簡潔に記載して下さい。 「記載して下さい。				
从合金配線を反応性に	ALT:TW	腹で上下をは	シオサントイッチ構造してするとこにより /	见上比较.			
			層配線構造で発もするヤーTンタ				
	· • • • • • • • • • • • • • • • • • • •						
工口107171-32年的《新命化飞行业、高信賴性配線飞提供了多名である。公場合配線上图9							
区射防止膜口反应性心部	3171 TW	10 反应性心窟	スインT:N(こちらが下層) との多層限	-17-7.12 Tev.			
(低木仅例及ひての问題品) b.	画期的で従来	を技術の無い場合には	(特開平○-○○○号、先願№等)を挙げて記載して は社会的ニーズを記載して下さい。 ロ技術としないで下さい。	て下さい。			
記:・従来技術として、がま 載:・近年、という要望がま 例 ・という目的で、すでに料	5る。このた と	か、.... は既にな	という問題が生じている。 よされているが、ということはできていない 日出願したが、この先願ではという理由で	、、。 . の問題があった。			
LC製品の高機能、高速化に	P) 料棒	名也X17·微麵.	多層化学進入でいる。0.5μπルール判徴熱	月 <i>日プロセスで13</i> .			
			米田之れでる 江銀線科料での信頼性				
13纪旅散系数差1人2小村本	り、組合せ	1ンよろヤーケンダル	如果173717717(7)(17)(17)(17)(17)(17)(17)(17)(17	千である。30効果の			
促進提图以TAPETIO及於人	智(T:Al3)	1が添加 Cuonte	速振散器器z171). EM寿命必任下	ると言れている。そのため、			
女子を行ってはまれるかち	-T:N/Tive	射防止膜1aTi	連抜散発路と131]、EM寿命が位下す n類膜化が推訂されたが、Sam 以下	でないと効果が			
			ある。別の方法とては反射防止膜の				
· · · · · · · · · · · · · · · · · · ·			絕名明であるALNが形成立れ、どて不				
· 肉翅がある。又 我々も学術	、眼線で	同構造毛採	用证配键证EMA命述大幅比较于	する参音界も取り、			
10名名 (如 10名大) 西地上1	- 連結1	直空~ CHings	ででいるが関する場合いるまになる	以 phr x Krit3			

付計山陽明和當(光明の沙螺)


(発明が解決しようとする課題)a. 問題を解決するために何を課題・目的として取り組んだのか記載して下さい。
・ 記:・本案は、・・という点に着目し、・・・することにより上記問題点を解決するものである。
展示性に当れていいもAI合金のよ下でサンドイッケ構造し、TiN/Tiの反射防止膜構造のTiの抗情ないる。 (算空車紙が膜)
Al配線のEM、SM(ストルスイグレンコン)科性強化と同様の新命向に効果を得、かつスパック等の成膜装置で
低温(分水温度/50°以下)で成膜13~以心的, 越反於一时, 形成之的3 ALN a形成它抑制心、EM及心
NM寿命:強い高信賴配線を提供するものである。
(構成及び作動) a、課題を達成する為の具体的な構成(形状、大きさ、素材、製造法、組付法等)を記載して下さい。 b. その構成がどのように作動(作用)して、上記課題を達成するのかを記載して下さい。 c. その作動による波及効果があれば、それも記載して下さい
記: • 1 は で、 よりなる。 ! は 2 に によって固定される。 載: • ステップ 1 は で、○○センサ 2 からの信号に基づき の演算を行う。 例: •○○ 1 からの動力は、△△ 2 を経て□□ 3 へ伝達される。□□ 3 は の作動を行う。
<反応は海LにT:Nの成膜条件と膜物性>
Tハ成膜条件(スパッタ時のパワー密度が反応性に高んだ下山膜を形成するでめの主要因)
DC Power: 5.5W/cm2 1X下の条件でN2添加反応リチンパックを引うことを手登とする ()37-包度) その化条件:温度270°C(桌温230~240°C) 圧力5.5mTorr. Ari記量90.80C4.N2流量90scc
(2) 膜物性
①反応性に高んでエルが形成されてるか会を判断するには図2のマイクロオージによる
デプスプロアイルによりT:NoAl合金層との間に反応層が形成されていることを特徴とする。
②この反応層は図3のXRDの結果がらTiAl3層であることを特徴でする。
115731717
10.5μm71-71以下のホール部にW等のAl合金物質が自己拡散/系数がかつい物質を (Via.コンタル)
7
適用に2層配線以上のVLSI工程全般に適用可能である。
(詳細工程は明細作成時に記入予定)
· ··


面

受付番号 99- アンン

| (特許専任者) (年月日) | (第1年日) | (

注)電子出願対応のため、図の大きさは最大でも下記枠(ほぼB5サイズ以下の大きさとして下さい。下記枠内で作成できない大きな図は複数の図に分割して下さい。





RA

英称・公開

丶 技術2,製造 /

	住 思	符計导任有 美施州記載百
99.3.26	貴部におかれまして本説明書が 期限までに返却されますように	(A) (B) 5 00
特計 等任 有	こ配慮下さい。 尚、発信から2ヵ月過ぎて返却	
〒1010 知的財産 99.3.25	されない場合、貴部部長経由にて 督促致しますのでご注意下さい。	
処理ルート		
実施例の詳細な	記述明書記載依東頁書	「返却期限日(/月/6、日)
発 〒7500 明 事務局 越 野	(受付№99 - 312)	
下記コメントに留意しつつ、裏間明の記載を願います。尚、記載す	面の「実施例の詳細な説明書の留意点 「る用紙は、特に問いません。	!」にも留意して、実施例の詳細な説
【知財部コメント】		
1. 従来技術および発明が解決しる へ 従来技術との相違点を添付の ① 作录 T:N/T:/Al-Cu/T:N/T:	D説明書に記載して下さい。 : ゕ. Tou/Tob/AR-Cu/Tob/	/Ti, TiN/Al-Cu/TiN/Ti か Goft TiN/ARA全/バリアメタル ビリー
1 + 02/1 /- 186/1/ ~1		
とう上層Tにか良いとAQ-1-22 いかりません。数i2下立い。	TAOS E CUPTUTUENAGERE	Ti からいとのドというのかまく いれていた第くのい、TiAlioのはいち。
の予定されています。管的ですとり	CONTRAINT TENAN	ing the state of the special distriction of the state of
		川さすか?(治器も治布下され)
② 村着らったていいきなさせる	265. 811日1日13男生(ません	か? 海いれ
(\$7 AD - Cu (= \$622 th = 7 61?) (\$7 AD , AD - S Cu , AD - S. +		
		1.2 1 3. 3
	•	A A
3. その他(他の実施例等について	<u> </u>	house to the contract of the c
		知的財産室特許
·		Gリーダー 担当者
		203.25
4. 本案は、「実施決定または社外 要となっております。	 発表予定」であり、月日ま	でに出願 99.3.25 111 99.3.24
再度、この日時を確認し、変更	があれば速やかにご連絡下さい。	内線 551- 2326

·<u>〒1010</u> 知的財産室 特許課


技術課題と対策のための公知技術(他社)

89. 5. 26

カーケンダル効果による W(キール恕) との AI合金(配線部)と 技術課題 TiA13形成を完全に防止する: 公知) (考え方:Cu拡散の主原因である 解決策 ARC(TiN)単層化 AI表面窒化 (AIN) 原因 図1参照(スライト。3) 技術課題

Cu潜伏時間が短くなるため(公知) TiAl3が形成され、Cuが拡散し ARC構造がTiN/Tiの2層の場合 EM寿命劣化 ーメガニス・ムー 'n (考え方:TiAl3形成を分断化し、 TiN/fiのTiの薄膜化 Cuの拡散防止する:公知) 1. Via連結抵抗が 薄いので製造上の 技術課題 单独配線EM寿命劣化 管理が難しい。 ViaEM劣化(カーケンダル効果) 増大、又はオープン

解決策



TiN(ARC)単層による配線の課題と従来技術

<技術課題>


反応性スパッタのプラズマ中に発生する窒素ラジカルにより、AI表面が窒化され、絶縁性のAINにより TiN反射防止膜(ARC)をAl合金配線上に単層成膜すると、下記のモデル図のように、N2ガス添加 下記にのような技術課題が言われている。

- 1. 連結Via抵抗が高い、又はパラツキが大きい。
- 2. EM寿命が低下する

<課題解決のための従来技術と課題>

. TiN膜を<u>150</u>°C以下の低温で成膜し、<u>A1の窒化反応を</u> 抑制する。<u>(NEC特許</u>_2555949)

課題: AIN抑制効果はあるが、完全にAINを抑制する ** ことが出来ない。この請求範囲だけでは、本来Ti を挿入していた効果であるTiNと AI合金との界面 反応層(TiAI3等)が応力緩和層となり、又、TiがAI 中に拡散し、空孔を補完し、EM,SM寿命を向上させる効果がある。



2. AlとTiNとの間にTi膜を挿入し、ARCを<u>TiN/Tiの2層</u> <u>構造とする。</u>


課題:Ti膜厚を5mn程度の薄い膜厚にしないとAlとWとを組み合わせた配線ではカーケンダル効果 によりEM寿命が短いという制約がある。薄いので製造上の管理が難しい。



TiN(ARC)単層のAIN防止効果の考え方

反応性スパッタで成膜するTiN(2)を成膜する製造方法。 の不活性ガスでTiターゲット表面をスパッタしたTiN膜(1)を成膜後、N2ガスとAr等の不活性ガスによる ARC(TiN単層)の成膜初期において、Tiターゲットの表面窒化層(TiN)をN2ガスを含まないAr+イオン等

事が出来、AINが全く形成されない。 この方法により、TiN(1)成膜時にプラズマにハラジカルが発生しないので、完全にAlの窒化を防止する



<図2 AIN防止モデル>




soft-TiN(ARC)構造の効果



マイグレーション寿命)を高める効果がある。前記のTiN膜質で成膜・製造することにより、AlとTiとの反応層 AIとTiとの合金層が形成されることで、TiNとAI合金との界面エネルギーを下げること、及び反応性に は、分断し、Tiを薄膜化したとき同様の効果が得られる。 富んだTiNのため、TiがAI中に拡散し、空孔を埋めることにより、より信頼性(エレクトロマイグレーション、ストレス TiN膜はAlと反応性に富んだTiN膜(添付AESデータ参照)を特徴とした製造方法により、TiAl3等の

組み合わせた配線構造では特にEM寿命に効果がある。 分断させる理由としては、連続層になるとAI合金中のCuが拡散しやすいため、AI(配線)とW(ホール)とを

下図モデル参照)



<図3 代表構造モデル>

エレクトロマイグレーション寿命相対比較





图4/<主力1-山1。反应加高人产T:从《証明例》XPS例




及左性に高人だ「これ限で反応して、「心膜での差を明確にするため、 下心膜へかも成膜のか試作を用いてメ親分光法(XPJ)」でより測定し、 窒素での化学結合でよる。下がの下がなるのである。反応してい、下心膜の なればーのシナ量(化学シナー)を調べたものである。反応してい、下心膜の 下に2p3人の化学シナルがんら(eVに対して、反応)」はに高人た下がの化学 シナはんかととして小ない。これは窒素と下に行い)での結合状態が 弱く、人人合金中へ下がの下が拡散しかずい状態であることを 変の末につる。

断面TEMIこよるAIN低減効果例



<AIN組成比N:AI=1:1の例>

<AIN組成比N:Al=1:2の例>




图了反应性高加工以前全中に孤极(1-ルいる)流不

、メ・マイクロオージェデッスプロママイルデータ、

(a)反应性高机机





(b) 従来のバリアはの高いTN








図8 分断反応層(TiAl3等)TEM写真例




8.5.20









請求範囲の構造層別



1. 作足付計

<主クレーム1> EM,SM寿命を向上させる効果がないという課題がある。本発明はこの問題を解決するため、スパック装置でARCを成膜する際、AI合 Tiを挿入していた効果であるTiNと AI合金との界面反応層(TiAI3等)が応力緩和層となり、又、TiがAI中に拡散し、空孔を補完し、 来技術の150°C以下の低温成膜のみでは、AIN抑制効果はあるが、完全にAINを抑制することが出来ない。そのため、本来 金膜とTiAl3等のAlとTiとの反応層を形成しやすい反応性に富んだTiN(単一材料)膜をAl合金膜上に成膜しても、AlNが形成され 半導体デパイスハニの電極として使用するCuを添加したAI合金(Siを含んでもよい)配線上に成膜する反射防止膜(ARC)において、従 にくい配線構造を特徴とする。

<従属クレーム1>:ARC(TiN)とAI合金膜との界面に形成されるAINの組成比はNを1とした時、AIとの比が1.5以上である

<従属クレーム2>:ARC(TiN)とAI合金膜との界面に形成されるAINの膜厚はタイnm以下である。よタッルーンドト

<従属クレーム3>:反応性に富んだTiN膜はARCのみでなくAI合金下地膜の両方に使用したサンドイッチ構造の配線では更に効果がある

<従属クレーム4>:AI合金膜との界面に形成されるTiAI3等の反応層はAESの結果のようにAI合金膜中にTiが侵入している配線 <従属クレーム5>:AI合金膜との界面に形成されるTiAI3等の反応層は断面TEMのように分断した配線。

<妣クレーム1>

2

製造特許

ARC(TiN単層)の成膜初期において、Tiターゲットの表面窒化層(TiN)をN2ガスを含まないAr+イオン等 の不活性力スでエターケット表面を2/1ックしたTiN膜(1) を成膜後、N2ガスとAr等の不活性ガスによる

反応性スパッタで成膜するTiN(2)を成膜する製造方法。(そう

<従属クレーム1>:反応性に富んだTiNの成膜するにはN2の反応性スパッタのDC Powerをターゲットパワー密度を5.5W/cm2以下で5nm以上成膜する製造方法

<単少人2>

(金配線上にARC(TiN)成膜する際のウエハ加熱温度を含め。C以下の低温で行う製造方法。

<従属クレーム1>:反応性に富んだTiNの成膜するにはN2の反応性スパッタのDC Powerをターゲットパワー密度を5.5W/cm2以下で5nm以上成膜する製造方法

<主クレーム3>

反応性に富んだTiNの成膜するにはN2の反応性スパッタのDC Powerをターゲットパワー密度を5.5W/cm2以下で

74 5nm以上成膜する製造方法。

、従属ルーム1>・Arle全配線上にARC(TiN)成膜する際のウエハ加熱温度を200°C以下の低温で行う製造方法。

<従属クレーム2>:ARC(TiN単層)の成膜初期において、Tiターゲットの表面窒化層(TiN)をN2ガスを含まないAr+イオン等の不活性ガスでTiターゲット表面を スパッタしたTiN膜(1)を成膜後、N2ガスとAr等の不活性ガストニよる反応性スバッタで成膜するTiN(2)を成膜する製造方法

、各請求項に対する実施例デー



(構造特許

- 主クレーム:図3の代表構造モデルを参照下さい。AIN形成メカニズムは図1を参照下さい。 従属クレーム1:図4参照下さい。 > 図4/ ×6
- 従属クレーム2:図5参照下さい。
- 従属クレーム3:図6参照下さい。/
- ・従属クレーム4:図7参照下さい。 >
- ・従属クレーム5:図8参照下さい

(2)製造特許

- . 主クレーム1:図2の製造モデルを参照下さい 従属クレーム1:図9, 10を参照下さい。 > 。少不與进一十3两線, 5命。结果已图121=示す。1
- 主クレーム2:図11の製造を表表参照下さい。、 ・従属クレーム1:図9, 10と同じ。
- 主クレーム3:図9, 10と同じ。
- 従属クレーム1:図11の製造モデルと同じ。ノ

<製造特許での実施例>

・主クレーム1

TiN(1)デポ条件 温度: 160°C

DCPower: 1.5から3kw Arがス流量: 74sccm・ N2がス:添加しない

TiN(2)

温度:160°C

DCPower3kw Arガス流量:23sccm N2ガス流量:60sつcm Nガス比:70%

スパッタ: Endura(AM社)

整理番号=<u>IP00</u>2885

[0024]

請求項16に示す発明においては、アルミニウム合金配線は、部分的にマイグ レーション速度がアルミニウムよりも遅い金属(52)で構成されていることを 特徴としている。

アルミニウムボイドは、マイグレーション速度差によってアルミニウム合金に 介在する空孔が蓄積されるために発生する。このため、アルミニウム合金に介在 する空孔量が少なくなればアルミニウムボイドも小さくできる。従って、アルミ ニウム合金配線を部分的にアルミニウムよりもマイグレーション速度が遅い金属 で構成することにより、アルミニウムボイドの発生を抑制することができ、配線 寿命を向上させることができる。

[0025]

なお、上記した括弧内の符号は、後述する実施形態記載の具体的手段との対応 関係を示すものである。

こンなら [0026]

【発明の実施の形態】

以下、本発明を図に示す実施形態について説明する。

図1に、本発明の一実施形態を適用した半導体装置として、サリサイド構造を 有するCMOSトランジスタを示す。

СМОSトランジスタは、p型のシリコン基板 I 内のn - 型ウェル領域 2 に形 成されたPMOSトランジスタと、p⁻型ウェル領域3に形成されたNMOSト ランジスタとから構成されている。PMOSトランジスタとNMOSトランジス タはシリコン基板 1 の上部に形成されたSTI膜 4 によって素子分離されている 。さらに、STI膜4の側面のうち、シリコン基板1の表面から露出した部分に は絶縁膜4aが形成されている。なお、PMOSトランジスタとNMOSトラン ジスタの構造については、導電型が異なるのみであり、その他の構成については 同様であるため、PMOSトランジスタの構造についてのみ説明する。

[0027]

n 型ウェル領域 2 上には、ゲート酸化膜 5 を介してゲート電極 6 が形成され ている。このゲート電極6の側面には、側壁酸化膜7が備えられている。また、

ゲート電極 6 の両側には p^+ 型拡散層からなるソース 8 ・ドレイン 9 が形成されており、これらソース 8 ・ドレイン 9 間をチャネル領域としている。そして、ソース 8 ・ドレイン 9 は、ゲート電極 6 から離れる側の端部が S T I 膜 4 側となっている。なお、ソース 8 ・ドレイン 9 のチャネル領域側に形成された p 型層 1 0 は電界緩和層である。

[0028]

さらに、ゲート電極6、ソース8・ドレイン9の上部には、コンタクト用のシリサイド膜6a、8a、9aが形成されている。これにより、サリサイド構造を有するPMOSトランジスタが構成されている。

これらPMOSトランジスタ及びNMOSトランジスタを含む基板上には、PSG、TEOS 膜等からなる層間絶縁膜11が形成されており、層間絶縁膜11に形成されたコンタクトホールに埋め込まれたWプラグ12を介して、ソース8・ドレイン9 等が1 s t A1合金配線13と電気的に接続されている。

[0029]

[0030]

さらに、 $1 \le t \ A \ I \ A$ 合金配線 $1 \le 3$ 上にはTEOS 酸化膜等からなる層間絶縁膜 $1 \le 4$ を介して $2 \le n \le 4$ A 1 合金配線 $1 \le 5$ が形成されており、さらに $2 \le n \le 4$ A $1 \le 6$ 配線 $1 \le 5$ 上にはTEOS 酸化膜等からなる層間絶縁膜 $1 \le 6$ を介して $3 \le n \le 6$ 全配線 $1 \le 7$ が形成されている。これら $2 \le n \le 6$ 和 $1 \le 6$ 金配線 $1 \le 7$ は、 $1 \le t \le 6$ A $1 \le 6$ 金配線 $1 \le 7$ は、 $1 \le t \le 6$ A $1 \le 6$ 会配線 $1 \le 7$ は、 $1 \le t \le 6$ 会配線 $1 \le 6$ 公 の構成となっている。

[0031]

そして、3rdAl合金配線17上には、P-TEOS膜18とP-SiN膜

19からなる保護膜が形成されている。このような構造を有してCMOSトラン ジスタが構成されている。

次に、СМОSトランジスタの製造工程を図3~図灯に示す。以下、図3~図 ₿゙に基づいてCMOSトランジスタの製造方法について説明する。

[0032]

〔図3(a)に示す工程〕

まず、p型のシリコン基板1を用意する。次に、シリコン基板1上に熱酸化膜 30を形成し、さらに熱酸化膜 (SiO2) 30上にシリコン窒化膜 (SiN) 3 1 を形成する。そして、フォトリソグラフィ工程を経て、素子分離用のSTI 膜4 (図1参照)の形成予定領域上における熱酸化膜30及びシリコン窒化膜3 1を開口させたのち、開口部からシリコン基板 1を所定深さエッチング除去して 、素子分離用としてのトレンチ32をパターニングする。

[0033]

このとき、トレンチ32は、素子部における素子分離を十分に行えるように、 $0.3 \sim 0.6 \mu m 程度の深さで形成される。$

[図3(b)に示す工程]

熱酸化を施し、トレンチ32の内壁に熱酸化膜33を形成してトレンチ32内 が丸めたのち、シリコン基板1の全面にTEOS膜を堆積し、トレンチ32をT EOS膜で埋め込む。このとき、TEOS膜34として、HTO-TEOS、L P-TEOS、及びO。-TEOS等を用いている。

[0034]

そして、CMPにて、シリコン窒化膜31をストッパーとしてTEOS膜を全 面研磨して平坦化する。これにより、トレンチ32内にTEOS膜が残され、S TI膜4が形成される。

〔図3 (c)に示す工程〕

シリコン窒化膜31を除去し、フォトレジスト工程を経てPMOSトランジス タ形成予定領域に n - 型ウェル領域 2 を形成したのち、再度フォトリソグラフィ 工程を経てNMOSトランジスタ形成予定領域にp 型ウェル領域 3を形成する

[0035]

ウェットエッチングによってシリコン酸化膜 30 を除去する。そして、ドライブインと同時に犠牲酸化を行う等して、 n^- 型ウェル領域 2 や p^- 型ウェル領域 3 の表面状態を良好にしたのち、熱酸化によってゲート酸化膜 5 を形成する。

そして、ゲート酸化膜 5 上に厚さ 0.35 μ m程度のポリシリコン膜を成膜したのち、フォトリソグラフィ工程を経て、ゲート電極 6 をパターニングする。

[0036]

次に、CVD法によりウェハ表面全面にTEOS膜等の絶縁膜を堆積したのち、RIE法による異方性エッチングにて絶縁膜をエッチバックし、ゲート電極6の側面に側壁膜7を形成する。

[図4 (a) に示す工程]

熱酸化等によってイオン注入工程用のスルー膜を形成したのち、NMOSトランジスタ形成予定領域及びPMOSトランジスタ形成予定領域を順にフォトレジストで覆い、PMOSトランジスタ形成予定領域にはp型不純物(例えばボロン)を斜めイオン注入し、NMOSトランジスタ形成予定領域にはn型不純物(例えばリン)を斜めイオン注入する。これにより、側壁膜7で覆われたゲート電極6をマスクとしたイオン注入が行われ、ゲート電極6の両側に電界緩和層10が、ゲート電極6の内側よりに形成される。

[0037]

さらに、NMOSトランジスタ形成予定領域及びPMOSトランジスタ形成予定領域を順にフォトレジストで覆い、PMOSトランジスタ形成予定領域には p型不純物(例えばボロン)を基板法線方向から高濃度にイオン注入し、NMOSトランジスタ形成予定領域には n型不純物(例えば As)を基板法線方向から高濃度にイオン注入する。これにより、側壁膜 7 で覆われたゲート電極 6 をマスクとしたイオン注入が行われ、ゲート電極 6 の両側にソース 8、ドレイン 9 が形成される。

[0038]

これによりLDD (Lightly Doped Drain) 構造が完成する。

そして、スルー膜を除去したのち、チタンシリサイド化工程を行う。まず、チタン(Ti)膜と窒化チタン(TiN)膜を順にウェハ全面に成膜し、さらにAr雰囲気化で短時間熱処理(RTA)を行い、シリサイド化反応を起こさせて、ゲート電極 6 及びソース 8 ・ドレイン 9 の露出表面にそれぞれチタンシリサイド膜(TiSi 膜) 6 a、 8 a、 9 aを形成する。

[0039]

なお、このシリサイド化の熱処理温度はシリサイドの側壁膜 7への這い上がり抑制、側壁膜 7のS i との反応防止、C 4 9 からC 5 4 フェーズへのT i S i 2 の変態抑制等の観点から 7 0 0 C以下の比較的低温に設定されている。

そして、アンモニア・過酸化水素水の混合液で選択エッチングを行い、チタン 膜及び窒化チタン膜のうちシリサイド化反応を起こさなかった部分を除去する。 これにより、チタンシリサイド膜 6 a、8 a、9 a のみが残る。これにより、サ リサイド構造が完成する。

[0040]

その後、850 [©]程度で 2 度目の短時間熱処理を行い、チタンシリサイド膜 6 a、8a、9a を低抵抗化する。

[図4(b)に示す工程]

ウェハ表面全面にBPSG、TEOS膜等からなる絶縁膜11を全面に堆積したのち、CMPにより絶縁膜11を平坦化する。

[0041]

[図4 (c)に示す工程]

フォトリソグラフィ工程を経て、絶縁膜11にコンタクトホールを形成する。 そして、このコンタクトホール内にバリアメタルとして、Ti膜12aとTi N膜12bとを順に積層し、さらにコンタクトホールをタングステン (W) 12 cをバリアメタル12a、12b上に積層する。これにより、コンタクトホール はバリアメタル12a、12b及びタングステン12cによって埋め込まれる。 【0042】

その後、バリアメタル12a、12b及びタングステン12cをエッチバック し、コンタクトホール内にのみバリアメタル12a、12b及びタングステン1 2c を残す。これにより、ソース 8 、ドレイン 9 等との電気的接続が成された W プラグ 12 が形成される。

[図5 (a) に示す工程]

1 s t A l 合金配線 1 2 の形成のために、ウェハ表面全面にメタル膜を成膜する。

[0043]

メタル膜は、30nm程度の膜厚のTi膜12aと、20nm程度の膜厚のTiN膜12bと、450~900nm程度の膜厚のAl-Cu膜12cと、20nm程度の膜厚のTiN膜12cと、20nm程度の膜厚のTiN膜12eとを順つなった。

このように、Al-Cu膜12cやTiN膜12bの下部にTi膜12aを配置してた構成となっている。

[0044]

〔図5(b)に示す工程〕

次に、フォトリソグラフィ工程を施し、1 s t A l 合金配線 1 2 をパターニングする。

このフォトリングラフィ工程は、以下のようにして行う。

まず、メタル膜上にフォトレジストを堆積し、このフォトレジストのうち 1 s t A l 合金配線 1 2 として残す部分以外を開口させる。この後、フォトレジストをマスクとしたエッチング工程を行い、フォトレジストの開口部分におけるメタル配線を除去する。これにより、フォトレジスト下のメタル膜が残り、1 s t A l 合金配線 1 2 が形成される。

[0045]

次に、モノエチルアミン等のアルカリ水溶液にてフォトレジスト除去工程を施し、フォトレジストを除去して1stAl合金配線12を露出させる。そして、水等によるアルカリ洗浄工程を施し、残留しているアルカリ水溶液を除去する。このような工程を経て、1stAl合金配線12がパターニングされる。

ここで、T / 膜 1 2 a を配置してメタル膜を構成した場合と、配置しないでメタル膜を構成した場合について、1 s t A l 合金配線 1 8 の (1 1 1) 配向性 X

線ピーク強度、及びディンプル半径の最大値を表したものを図6に示す。但し、 図中の棒線グラフは (1) 配向性 X線ピーク強度を示しており、折れ線グラ フ(点線部)はディンプル半径の最大値を示している。なお、(111)配向性 X線ピーク強度とは、(1 1 1)配向性をX線にて測定したのもであり、ピーク 強度が高いほど(111)配向性が高いということを示している。

[0046]

この図から判るように、Ti膜12aを配置した場合方が配置しない場合と比 べて(111)配向性 X 線と一ク強度が非常に高くなっており、またディンプル 半径の最大値が非常に小さくなっている。

つまり、Ti膜12aを配置して、TiN膜12bが絶縁膜11と接しないよ うになっているため、TンN膜12b中の窒素(N)による影響が現れず、Ti N膜 1 2 bの (I 1 1) 配向性が高くなり、T i N膜 1 2 b上に形成されるA l - Cu膜12gの(111)配向性も高くなって、結晶粒界における欠陥が低減 されると共に、結晶粒界におけるエネルギーが低下され、図6に示す結果となっ たと考えられる。

[0047]

このため、結晶粒界同士が交わる核にCuATx相が形成されるのを抑制でき 、核近傍におけるこれ濃度が低くならないように(核から離れた領域と変わらな い程度に)でき、レジスト除去工程後のアルカリ洗浄工程の際に残留したレジス . ト剝離液が水に溶けて強アルカリとなっても、核とその近傍における電位差が高 くならないようにできる。これにより、ディンプルの発生を抑制することができ

[0048]

〔図5 (c)に示す工程〕

図4 (c) 及び図5 (a)、(b) に示す1stAl合金配線13と同様の工 程を経て、層間絶縁膜14を介して2ndAl合金配線15を形成し、さらに層 間絶縁膜16を介して3rdAl合金配線17を形成する。

このとき、2ndAl合金配線15及び3rdAl合金配線17b 合金配線13と同様の構造で構成するため、これら2-n d A +

3rdAl合金配線17の形成の際にもディンプルの発生が抑制できる。

[0049]

V3

この後、ウェハ表面全面に保護膜16、17を成膜することによって、図1に示す半導体装置が完成する。

このように、TiN膜及びAl-Cu膜の下にTi膜が配置されたもので、」 StAl合金配線 13、2ndAl合金配線 15及び3rdAl合金配線 17等-の各種Al合金配線を構成することにより、ディンプルを低減することができ、 エレクトロマイグレーション寿命やストレスマイグレーション寿命を向上させる ことができる。

[0050]

(他の実施形態)

第「実施形態では、Al-Cu膜及びTiN膜の下面にTi膜を配置し、TiN膜の(111)配向性を向上させることで、Al-Cu膜の(111)配向性を向上させ、各種Al合金配線におけるディンプルの発生を抑制しているが、Al合金配線における(111)配向性が向上できれば、他の方法によってもディンプルの発生を抑制することができる。

[0051]

また、第1実施形態におけるAl合金配線13、15、17とWプラグ12との接続部において、図7に示すように、Al合金配線13、15、17を挟んだWプラグ12の反対側にAl合金層5 15配置するようにしてもよい。

これは、第1実施形態では、コンタクトホールの微細化に対応できるように、 CMOSトランジスタや各種Al合金配線13、15、17の電気的にW(タン グヌテン)を有するWプラグ12を使用しているのであるが、AleWとが接続される場合、AleWのマイグレーション速度に差があることから、通電時に物質移動に不均一が生じ(カーケンドール効果)、マイグレーション速度が大きいAlがW近傍で移動してしまい、Al合金に介在する空孔が蓄積されてAlボイド(空洞)が発生するという問題が生じうる。

[00.53]

このため、Al合金配線13、15、17を挟んだWプラグ12の反対側にAl合金層51を配置すれば、AlボイドにAl合金が供給され、上記問題を解決することができる。これによりAlボイドによる配線寿命低下を防止することができる。

また、図8に示すように、第1実施形態におけるAl合金配線の一部をW等の マイグレーション速度の小さい物質52で構成するようにしてもよい。

[0054]

つまり、上述したようにAIボイドは、マイグレーション速度差によってAI合金に介在する空孔が蓄積されるために発生するため、AI合金に介在する空孔量が少なくなればAIボイドも小さくできる。これにより、AIボイドによる配線寿命の低下を防止することができる。

【図面の簡単な説明】

【図1】

本発明にかかわる半導体装置の断面図である。

【図2】

図1におけるAl合金配線近傍を拡大した図である。

【図3】

図1に示す半導体装置の製造工程を示す図である。

【図4】

図3に続く半導体装置の製造工程を示す図である。

[図5]

図4に続く半導体装置の製造工程を示す図である。

[図6]

図1に示す構造のAI合金配線と従来の構造のAI合金配線との特性を比較した図である。

【図7】

他の実施形態におけるAI合金配線近傍を示す拡大図である。

【図8】

他の実施形態におけるAI合金配線近傍を示す拡大図である。

[図9]

本発明者らの検討に基づくディンプルの発生メカニズムを説明するための図である。

[図10]

従来におけるAI合金配線の構造を説明するための図である。

【符号の説明】

- 1…シリコン基板、2…n⁻型ウェル領域、3…p⁻型ウェル領域、
- 4…STI膜、4 a…側壁絶縁膜、5…ゲート酸化膜、6…ゲート電極、
- 7…側壁酸化膜、8…ソース、9…ドレイン、10…電界緩和層10、
- 6 a、8 a、9 a…シリサイド膜、1 1…層間絶縁膜、1 2…Wプラグ、
- 13…1stAl合金配線、13a…Ti膜、13b…TiN膜、
- 13ć···Al-Cu膜、13d···Ti膜、13eTiN膜、
- 14…2ndAl合金配線、15…3rdAl合金配線。


BAR (2).

- 1. 3全社界IS CUAL 21 形成社工及。但断面IEM 方形结果它会已
- 2. co Cu Alour EMの断致干tertraitority,不良解析写真(TEM.)
- 3. 二种国图1:11 TiAls 等。反应居的形成的下面了了


【書類名】


図面


【図1】




【図3】










【図4】







【図5】



伊藤洋二

特許事務所 御中

下記のとおり国内山顔をお願いします。

当社版14 49 - 322 中許 口

株 式 会 社 デ ン ソ ー 技術管理部 知的財産室 管理主任部員 TEL(0566)25-5983 FAX(0566)25-4554 技術担当 月 ケイオイン(0566)25-5966

技 術 分 野	半等体(配號構造)
货 所 担 当 者	□ 位 要出願 ⇔ 次の担当者を指名します。 (三) 様、) □ 通常出願 ⇔ 予め決めさせて頂いた範囲内の担当者に貴所一任で指名下さい。
日本 日	□ トヨタ自動車株式会社 □ (株式会社デンソー □ (株式会社デンソー □ (株式会社デンソー) □ □ □ □ □ □ □ □ □ □ □ □ □ □ □ □ □ □ □
発明者 (総数 3名)	氏名は、手続申請票に記載してあります。住所は、出願人の住所(○○株式会社内)として下さい。 国内優先権出願の場合、基礎出願の顧客に記載した発明者も含めて記載して下さい。
国内優先権の有無	基礎出願(貴所手続でない基礎出願は明細書同封) ①特実願平 - 号 月 日出願 当社Na 貴所Na ②特実願平 - 号 月 日出願 当社Na 貴所Na ③特実願平 - 号 月 日出願 当社Na 貴所Na
審査請求	□後日連絡します □出願と同時に請求して下さい。
1 P C _	クラス Hol グループ 乙(ノ 3205 (願書へ記載) クラス グループ /
先行技術文献	明細書で文献名を開示して下さい。
□なし 🛈あり	1. 2555949 ² 2. 3.
参 考 文 献	4 8-78 416 1)就"AQ或部第一" 2. 10-9804/ 3. 10-106972
出願メモ	別紙を参照して下さい。
技術内容問い合わせ先	手続申請票記載の毎頭発明者に問い合わせて下さい。
外国出願の予定	これ 一番り 日本記 八 仏母の市でと 埋分にでする
処理 日程	□ 依頼日より30日以内に原稿を送付して下さい。 □ 期限厳守出願のため 月 日までに出願を完了 でさい。 (□ 法定期限 □ その他:
インタビュー	ロインタビューを希望します。事務担当者まで連絡願います。 ダイヤルイン (0566)25-5985
デンソー・総研共願原稿送付	□チェック原稿を当社のみに送付 □チェック原稿を当社及び総研企画に送付
費 用 請 求 先	□ 出願人会社に直接請求して下さい。(共願の場合は均等負担) 総研の場合は、総研宛の請求書を当社へ送付して下さい。 □本件は共願ですが、費用は当社のみに請求して下さい。
出願控者類の必要部数 (管理課記入)	日当 社:出願者類一式 / 部、要約者とその選択図 各1部、FD 枚 □共願先:出願者類一式 / 部 以上、各々へ送付願います。但し、総研分は当社へ送付して下さい。

- 同封睿類(※印以外の書類は、原稿作成後返	却して下さい。)		
※囚手続申請票 ※囚抄録 □実施例説明書 □内容修正補充依頼書 □先行技術文献(Muは上記欄に記入)	※☑図面 ※☑出額メモ(クレーム方針等) □手続申請票再検討依頼書 □従来技術との相違点の説明書	□公品質評価表 □外国出願要否再検討依頼書 □その他:	•

LITERAL TRANSLATION OF RELEVENT PORTIONS OF DENSO INVENTION ENGINEERING REPORT

Pg. 1 (Document Details)

Reception number of intellectual property department 99-332

Application number of DENSO: 53886

Reception Date: February 18, 1999.

Completed date by the inventors: February 10, 1999.

Consideration date by chief of inventor's section: February 10, 1999. Admission date by chief of inventor's division: February 12, 1999.

A Method of Manufacturing Semiconductor (A Method of Forming Wiring) Inventors:

Kazuo Akamatsu, Electronic Systems R&D Division, Development 11 section. Yoshihiko Isobe, Electronic Systems R&D Division, Development 11 section. Hiroyuki Yamane, Electronic Systems R&D Division, Development 11 section.

Pg. 5 (Relevant to Claims 1 and 8)

[The object of the invention]

By making a reactivity-rich TiN film overlaying the Al alloy layers (successive vacuum sputtering process), this method provides the same lifetime elongation effect as seen in Al wiring EM / SM (stress migration) tolerance improvement by the anti-reflection film structure made of a lamination of titanium nitride (TiN) and titanium (Ti) diffused by Ti, and at the same time, by making a thin film using sputtering machine or the like in low temperature (150 degrees Celsius or lower) for suppressing heat-related AlN formation, this method provides a highly reliable wiring with a long EM / SM lifetime.

[Structure and operation]

Thin film formation (deposition) condition and solid state properties of reactivity-rich
TiN>

Thin film formation (deposition) condition
 (Primary factor for forming a reactivity-rich TiN film by controlling power density of sputtering)

DC Power (Power density): 5.5 W/cm2 N2 gas added reactive sputtering is conducted on the following condition.

Other conditions: Temperature 270 Celsius

(actual temp. 230 - 240)

Pressure 5.5 mTorr

Ar flow 90 SCCM

N2 flow 90 SCCM

Pg. 11 (Relevant to Claim 2)

Problem;

Ti film thickness has to be approximately 5 nm to have a sufficiently long EM lifetime when an Al and W combined wiring is used because of the Kirkendall effect. The production process control is difficult because of its extreme slimness.

Pg. 12 (Relevant to Claims 4-7)

AlN suppression effect in TiN (ARC) single layer method

-Presumed mechanism-

In this method, a TiN film (1) is deposited by sputtering a Ti target surface (Oxidized TiN layer) with an inactive gas (Ar+ ion gas or the like not containing N_2 gas), and then a TiN film (2) is deposited by reactive sputtering of N_2 and inactive gas like Ar etc, in the early stage of ARC (TiN single layer) deposition.

By using this method, nitriding of Al is completely prevented because an N radical is not produced in the plasma during TiN (1) deposition.

Pg. 13 (Relevant to Claims 1 and 8)

Effect of soft-TiN (ARC) structure

-Presumed mechanism-

A TiN film is formed in a manufacturing method that uses Al and a reactive TiN film (refer to the attached AES measurement data -> p.7). In this method, an Al — Ti alloy layer of TiAl₃ and the like are formed, and thus interface energy between the Al alloy and the TiN is lowered. This method also heightens reliability (EM, SM lifetime) by diffusing Ti into Al from a reactive TiN and filling Al vacancy/voids. The Al — Ti chemical reaction layer is subdivided in the TiN film deposition manufacturing, and thus the method has the same effect as Ti film thinning.

The layer is subdivided because Cu in the Al-alloy of a not-subdivided layer is prone to diffuse, especially in the wiring structure of Al (wire) – W (hole) combination

in terms of EM lifetime. (Refer to the figure below.)

Pg. 14 (Relevant to Claim 3)

FIG. 4 High temperature bias test (EM) result for

Al-W via connection / isolated wiring pattern [Same tendency observed for both patterns]

Vertical axis: Relative length of EM lifetime
Horizontal axis: AlN composition ratio (Al ratio to N)
(Lifetime value is 1 when [Al:N = 1:1])

FIG 5 AlN film thickness (Sectional TEM measurement)

Vertical axis: Average AlN film thickness (nm)

Horizontal axis: AlN composition ratio (Al ratio to N)

(Lifetime value is 1 when [Al:N = 1:1])

Note (On the upper-right of the graph)

Sectional TEM example is shown. Refer to a photo.

FIG. 6 Sandwich structure of reactive TiN

[On the left]

Diffused Ti atoms are captured by Al voids/vacancy.

[On the right]

[Top] TiAl₃ or the like (Al Ti reaction layer)

Stress mitigation layer

[Bottom] Soft (reactive) TiN Sandwiched by Al-alloy

Pg. 19 (Relevant to Claims 1, 2 and 8)

FIG 9 Target power – reactivity relationship

[TiN 30 nm deposition]

Vertical axis: Reactive layer thickness in Al-alloy (nm) Horizontal axis: Ti target DC power density (W/cm2)

FIG. 10 Effect of reactive TiN film thickness

[Target power density 5.5 W/cm2]

Vertical axis: Reactive layer thickness in Al-alloy (nm) Horizontal axis: soft (reactive) TiN film thickness (nm)

FIG. 11 Relationship between TiN deposition temp. and AlN composition ratio [TiN 30 nm deposition]

Vertical axis: AlN composition ratio (Al ratio to N)
Horizontal axis: TiN deposition temperature (Celsius)

Pg. 20 (Original Draft of Claims)

Hierarchy of claims

1. Structure patent

<Independent claim 1>

In a manufacturing method of an anti-reflection film (ARC) formed on a copper added Al-alloy (may be containing Si) wiring for a semiconductor electrode, a conventional low temperature deposition under 150 degrees Celsius has an AlN formation suppression effect, but not can not completely suppress the AlN formation. Therefore, an interface reaction layer (TiAl₃ and the like) between a TiN and an Al-alloy serves as a stress mitigation layer, departing from a primary intention of Ti doping, and diffusion of Ti into Al to be captured by voids/vacancy damages the expected effect of EM / SM lifetime elongation. To solve the above problem, the present invention provides a wiring structure that is not susceptible to AlN formation when an ARC is deposited on an Al-alloy film by a sputtering device depositing a reactive TiN (single material) film that easily forms an Al – Ti reaction layer from the Al-alloy film and TiAl₃ and the like.

<Dependent claim 1>:A composition ratio of the AlN formed on the interface between the ARC (TiN) and the Al-alloy is equal to or above 1.5 based on the amount of N. (N is supposed to be 1)

<Dependent claim 2>:Thickness of the AlN film on the interface between the ARC (TiN) and the Al-alloy is equal to or under 3.5 nm.

<Dependent claim 3>:The reactive TiN film is more effective when it is used not only for the ARC but also for an Al-alloy base layer to form a sandwich structure wiring.

<Dependent claim 4>:The (chemical) reaction layer such as TiAl₃ formed on the interface of the Al-alloy film forms a wiring in that Ti is diffused in the Al-alloy film, as shown in an AES measurement result.

Serial No. 10/657,081

<Dependent claim 5>:The (chemical) reaction layer such as TiAl₃ formed on the interface of the Al-alloy film forms a wiring that is subdivided, as shown in a sectional TEM measurement result.

2. Manufacturing method patent

<Independent claim 1>

(A manufacturing method in that) a TiN film (1) is deposited by sputtering Ti target nitrided surface (TiN) with an inactive gas (Ar^{+} ion gas or the like not containing N_2 gas), and then a TiN film (2) is deposited by reactive sputtering of N_2 gas and inactive gas like Ar or the like, in the early stage of an ARC (TiN single layer) deposition.

<Dependent claim 1>: (A manufacturing method in that) a reactive TiN film is deposited by a reactive sputtering with a target power density of DC power being 5.5 W/cm² or under for forming a film thicker than 5 nm or more.

<Independent claim 2>

(A manufacturing method in that) an ARC (TiN) is formed on an Al-alloy wiring with wafer heating temperature of 180 degrees Celsius or under.

<Dependent claim 1>:

[same as the dependent claim 1 of the independent claim 1]

<Independent claim 3>

[same as the dependent claim 1 of the independent claim 1]

<Dependent claim 1>:[same as the independent claim 2]

Dependent claim 2>:[same as the independent claim 1]

Pg. 21 (Original Draft of Claims)

Embodiment data · structure for each claim>

(1) Structure patent

1. Independent claim:

Refer to typical structure model in FIG 3. Refer to FIG 1 for AlN formation mechanism.

- Dependent claim 1:Refer to FIG. 4.
- Dependent claim 2: Refer to FIG. 5.
- · Dependent claim 3:Refer to FIG 6.

Serial No. 10/657,081

- Dependent claim 4: Refer to FIG. 7.
- Dependent claim 5: Refer to FIG 8.

(2) Manufacturing method patent

- 1. Independent claim 1: Refer to FIG. 2 for a manufacturing model. FIG. 12 shows a wiring lifetime (test) result by this manufacturing method.
 - Dependent claim 1: Refer to FIG. 9 and FIG. 10.
 - 2. Independent claim 2: Refer to FIG 11 for manufacturing condition.
 - · Dependent claim 1: Same as FIG. 9 and FIG. 10.
 - 3. Independent claim 3: Same as FIG. 9 and FIG. 10.
 - Dependent claim 1: Same as the manufacturing model in FIG. 11.
 - · Dependent claim 2: Same as FIG. 2.